🧩 RISC-V 特权等级（Privilege Levels）详解 ​

一、为什么需要“特权等级”？ ​

CPU 需要区分：

• 操作系统内核（能操作硬件、管理内存、处理中断）
• 用户程序（只能执行受限指令）

为防止应用程序破坏系统，RISC-V 定义了多级 特权模式（Privilege Modes）。

二、RISC-V 的 3 个主要特权等级 ​

💡 一些嵌入式处理器只有 M 模式（最简单实现）， 复杂的支持 OS 的处理器则包含 M+S+U 三种模式。

三、各模式的访问权限 ​

四、CPU 启动与模式切换 ​

🏁 启动阶段 ​

• CPU 上电启动时总是进入 M 模式；

• 在 M 模式下完成：

  • 初始化内存、MMU、外设；
  • 设置异常入口；
  • 之后可切换到 S 模式或 U 模式。

🔄 模式切换路径 ​

 +-----------+
 | M 模式    |  ←—— 中断 / 异常返回 ——+
 | (固件/监控) |                      |
 +-----------+                       |
       ↓                              |
       ↓ 通过 MRET 指令              |
 +-----------+                       |
 | S 模式    |  ←—— SRET 返回 ——+    |
 | (操作系统) |                   |    |
 +-----------+                   |    |
       ↓                         |    |
       ↓ ECALL 指令（用户→内核） |    |
 +-----------+                   |    |
 | U 模式    | ————————————→ 触发陷入  |
 | (用户程序) |                       |
 +-----------+------------------------+

五、典型应用场景 ​

六、模式切换的常用指令 ​

七、异常与中断的管理机制 ​

每个模式都有独立的“陷入入口”与寄存器集：

💡 在陷入（Trap）发生时：

• CPU 自动保存 PC 与状态；
• 切换到更高特权级；
• 执行对应的中断/异常服务；
• 返回时用 MRET / SRET 恢复。

八、mstatus（机器状态寄存器）关键字段 ​

九、只有 M 模式的简化实现（Embedded Profile） ​

在嵌入式系统中（如 RV32IMAC 核心）：

• 只实现 M 模式；
• 所有程序都在 M 模式运行；
• 没有分页、虚拟内存、用户模式；
• 对应的寄存器如 mstatus、mtvec、mie 仍然存在。

📘 这种实现称为 “Machine-only System”， 常见于 MCU（如平头哥 C906/C908 低配版、SiFive E 系列）。

🔟 特权等级的扩展（Hypervisor） ​

在更复杂的处理器中（如 Linux 虚拟化环境）还会增加：

形成：

M → H → S → U

目前主要在 RV64 Linux 平台（如 QEMU 或 K230 芯片）使用。

✅ 十、总结：RISC-V 特权模式的核心逻辑 ​

🔑 一句话总结： RISC-V 的特权模式构成了系统从硬件 → 内核 → 用户的完整安全层次。