前言

在芯片设计与嵌入式开发领域，调试技术是打通“理论设计”与“实际落地”的关键桥梁——它不仅是定位代码逻辑漏洞、硬件功能缺陷的核心手段，更是深入理解处理器架构底层原理的重要途径。RISC-V 作为开源指令集架构的标杆，凭借其模块化、可扩展的特性，已广泛应用于从微控制器到高性能计算芯片的各类场景。而调试架构作为 RISC-V 生态的重要组成部分，既遵循统一的行业规范，又允许厂商根据需求灵活扩展，这为开发者带来了灵活性的同时，也带来了理解与实践的挑战。

JTAG（Joint Test Action Group）作为成熟的边界扫描测试与调试标准，早已成为芯片调试的主流技术方案，其与 RISC-V 调试架构的结合，更是当前嵌入式开发中的核心应用场景。然而，现有资料多分散于官方规范的技术细节、零散的博客教程或厂商专属文档中：RISC-V 官方调试规范详尽但抽象，对初学者不够友好；各类实践文章往往聚焦单一场景，缺乏从“规范原理”到“工程实现”的完整链路；而厂商文档又多绑定特定硬件，通用性不足。许多开发者在面对 RISC-V 调试时，常常陷入“懂规范却不会落地，会用工具却不懂原理”的困境。

基于此，本书旨在搭建一座连接“RISC-V 调试规范”与“JTAG 工程实现”的桥梁，以“原理讲解+实战代码”为核心，帮助读者系统掌握相关技术。

全书的核心内容围绕三大维度展开：首先，深入解读 RISC-V 调试规范的核心机制，包括调试模块（DM）、调试传输接口（DMI）、Hart 控制与状态监控等关键概念，让读者理解“为什么这么设计”；其次，详解 JTAG 技术原理，从边界扫描链的工作机制、时序信号（TCK/TMS/TDI/TDO）的协作逻辑，到 JTAG 与 RISC-V 调试模块的交互流程，打通“硬件接口”与“架构规范”的衔接；最后，以 J-Link 协议为实践载体，提供可直接运行的实验代码，覆盖从调试会话建立、寄存器读写、内存访问到程序断点调试的全流程，让读者真正掌握“如何落地实践”。

在写作过程中，我们参考了三份核心资料，确保内容的权威性与实用性：

RISC-V 官方发布的最新版调试规范（RISC-V Debug Specification, 2024 版）：https://riscv.org/wp-content/uploads/2024/12/riscv-debug-release.pdf 为全书提供了最准确的技术依据；
liangkangnan 的 deep_in_riscv_debug 系列文章：https://gitee.com/liangkangnan/deep_in_riscv_debug#https://liangkangnan.gitee.io/2020/03/21/深入浅出RISC-V调试/ 清晰的逻辑梳理为本书的结构搭建提供了重要参考；
Jlink 手册 https://d1.amobbs.com/bbs_upload782111/files_16/ourdev_456084.pdf JTAG 与 RISC-V 结合的工程实现提供了宝贵的实践经验。

我们将这些资料的核心内容进行整合、拆解与补充，用更通俗的语言解释复杂概念，用完整的实验案例串联技术要点。

本书适合嵌入式开发工程师、芯片设计工程师、高校相关专业师生以及对 RISC-V 调试技术感兴趣的技术爱好者。无论你是刚接触 RISC-V 调试的初学者，还是希望深化底层原理的资深开发者，都能从书中获得收获：初学者可以跟随“原理→代码→实践”的节奏，逐步构建完整的知识体系；资深开发者则可聚焦规范细节与工程优化技巧，解决实际开发中的复杂问题。

在技术快速迭代的今天，RISC-V 生态仍在持续完善，调试技术也在不断演进。我们希望本书能成为读者探索 RISC-V 调试世界的“入门钥匙”，帮助大家在实际工作中少走弯路，同时也期待能与读者一同交流进步，共同推动 RISC-V 生态的发展。